Thanasin Bunnam

Virtuoso Schematic Draw a diagonal line - F3 Zoom to fit - F Defining parameter for the upper level - pPar("parameter_name") Virtuoso Layout Zoom to fit - F Show layer pattern - Shift+F Show block - Ctrl+F Update the Annotation Browser - Connectivity->Update->Components And Nets

Verilog เป็นภาษาหนึ่งที่ใช้บรรยายฮาร์ดแวร์ (Hardware description language, HDL)  เราสามารถใช้ภาษานี้เขียนโปรแกรมให้วงจรแสดงผลลัพธ์ตามที่ต้องการได้โดยไม่ต้องต่อ ลอจิคเกต (Logic gate) เอง จึงช่วยลดเวลาในการพัฒนาวงจรประมวลผล แต่โดยปกติภาษา  Verilog ไม่ได้แสดงลอจิคเกตหรือการเชื่อมต่อ จึงไม่สามารถนำไปวิเคราะห์การทำงานในเชิง สัญญาณไฟฟ้า เช่น กลิทช์ (Glitch) และไม่สามารถนำไปผลิตเป็นวงจรของจริงได้  ดังนั้นเราจะต้องแปลงโปรแกรม Verilog ให้กลายเป็นวงจรลอจิคเกต  กระบวนการนี้เรียกว่าการสังเคราะห์วงจร (Synthesis) สามารถทำได้โดยใช้โปรแกรม Cadence Encounter RTL Compiler เมื่อเราเขียนโปรแกรม Verilog เรียบร้อยแล้วให้เปิดโปรแกรม Cadence Encounter โดยใช้คำสั่ง $ module load ic/6.1.6 ius mmsim/12.1 assura/4.14_OA calibre/2012.2.17 rc/14.25 primetime/I edi incisive/13.1 pve/12.1 syndesign/I $ rc -gui ที่ Command-line โหลดไลบรารีของเทคโนโลยีที่ต้องการสร้างวงจร (ในที่นี้คือ UMC65LL) :/> set_attribute library [ตำแหน่งไฟล์ไลบรารี นามสกุล .lib] จากนั้นใช้...

1. สร้างไลบรารีใหม่เพื่อเก็บ Standard cell 1.1 ที่ Library manager คลิกเมนู File->New->Library 1.2 ตั้งชื่อไลบรารีใหม่ เช่น umc65std2 1.3 เลือก Attach to an existing technology library 1.4 เลือก umc65ll 2. Copy อุปกรณ์พื้นฐาน 2.1 (Copy capacitor) ที่ Library manager->analogLib คลิกขวาที่ cap เลือก copy 2.2 กำหนดไลบรารีปลายทางเป็น umc65std2 (ที่ตั้งไว้ตอนต้น) กำหนดชื่อ Cell เป็น capacitor 2.3 (Copy resistor) ที่ Library manager -> analogLib คลิกขวาที่ res เลือก copy 2.4 กำหนดไลบรารีปลายทางเป็น umc65std2 (ที่ตั้งไว้ตอนต้น) กำหนดชื่อ Cell เป็น resistor 3. Import standard cell library 3.1 ที่ CIW คลิกเมนู File->Import->Spice 3.2 ชี้ Netlist file ไปที่ uk65lscllmvbbr.cir, เลือก SPICE ที่ Netlist language, กรอก analogLib, umc65ll, umc65std2 ที่ Reference library list ยังไม่ต้องคลิก OK! 3.3 คลิกที่แท็บ Output กรอกชื่อไลบรารีปลายทาง (ในที่นี้คือ umc65std2) คลิก OK Cadence จะเริ่ม Import ซึ่งจะใช้เวลานาน อาจจะ 1-2 วัน ...